Go Configure Design Challenge Series

Блог им. Nemo


Design Challenge Series Description

The Go Configure Design Challenge Series will consist of a set of ten (10) challenges. Two challenges will be launched every two weeks throughout the series. The challenges will range in complexity with a designation of level 1, 2 or 3. Challenges will increase in difficulty as the series progresses.

Design submissions are due two weeks after the start for each challenge. Each submission will be evaluated by Silego according to the criteria described below under ‘Challenge Scoring‘. Designs must meet a minimum set of requirements to be accepted and considered an “approved” design.

Participants may submit more than one design or update a design for a challenge. However, only the last submission will be consider for each challenge. The submission time for the last challenge will also be used for considering Time-to-Market awards described below as well as in the event of breaking ties between two participants with the same score or number of points in the challenge series.



efabless.com/silego-challenge-series/
  • Теги:
  • нет

4 комментария

avatar
Лучше бы отладки шаровые разослали, а то кроме как разобраться и придумать проект для конкурса нужно еще и заказать где-то чипы да нарисовать/заказать/дождаться под них отладку. xD

Кстати, никогда не испытывал необходимости в Mixed Signal FPGA, кажется нереально специфичной деталькой.
Хотя, когда только знакомился с МК и ПЛИС'ами – реально удивлялся, чего нету какого-нибудь конфигурабл аррея с пассивными детальками, разными ОУ и т.д.
Хм… Сейчас наоборот, рассыпать пассив по платке кажется круть – везде можно тыкнуть осциллом, посмотреть нагрев тепловизором, заменить отдельные компоненты и т.д. :)
avatar
Лучше бы отладки шаровые разослали, а то кроме как разобраться и придумать проект для конкурса нужно еще и заказать где-то чипы да нарисовать/заказать/дождаться под них отладку. xD
для создания проекта железо не нужно, создали схему, дальше работаете в симуляторе, вот мой пример симуляции:


Кстати, никогда не испытывал необходимости в Mixed Signal FPGA, кажется нереально специфичной деталькой.
Хотя, когда только знакомился с МК и ПЛИС'ами – реально удивлялся, чего нету какого-нибудь конфигурабл аррея с пассивными детальками, разными ОУ и т.д.
Решение Silego не уникальное, альтернативные есть в Cypress PSoC:


и Microchip:



geektimes.ru/post/278718/
Комментарий отредактирован 2017-10-11 13:49:27 пользователем Nemo
avatar
Для домашнего изготовление приобретение отладочной платы и чипов может быть накладно, да. Но это не уменьшает его применимости.
Если посмотреть видио примерно с 0:22, то справа можно увидеть на стене примеры продуктов, где применен GreenPAK (в зеленых кружочках указано количество микросхем). Девайсов много. Может быть даже один из них есть у вас :)
Основное применение — это как раз убрать «рассыпанный» пасив с платы, для крупного производителя GreenPAK сильно экономит место на плате и затраты на установку. Ну или иногда он банально может заменить какую-нибуть специфичную (не очень сложную) и относительно дорогую микросхему, хотя это и редкость. К тому же чипы имеют малое потребление — если вырубить аналог (в дизайне можно предусмотреть контроль питания компараторов), то чип будет потреблять не больше микроампера.
Если интересна сфера применений, можно посмотреть список Aplication Notes, в колонке Products выберите GreenPAK4 или GreenPAK5
avatar
В Киевском политехе на факультете электроники в лаборатории «Lampa» доступны отладочные платы GreenPAK 5 Development Kit для всех желающих без регистрации и смс. Подробнее тут: telegra.ph/Programmiruemaya-logika-Silego-v-Lampe-10-01
Комментарий отредактирован 2017-10-15 13:21:33 пользователем Vitalik1705
Только зарегистрированные и авторизованные пользователи могут оставлять комментарии.