avatar
Считаю, что за гетероядерными системами на кристалле (DSP + FPGA) будущее.
А младшие «Цинки» не особо сложны + сообщество их использующих бурно расширяется.
Если не мудрить, то можно сделать плату 6-8 слойной и небольшого размера.

Проект — да, для себя, но если всё получится — для любого коммерческого проекта будет плотная основа.
avatar
Не все процессоры имеют параллельный интерфейс для подключения камеры.
Ну, это не значит, что таких нет :)

Как я понимаю, это — не разработка для массового потребителя, а скорее, для себя? В любом случае, будет интересно почитать, я ничего подобного никогда не делал.
avatar
понятно. Если нужна помощь, пишите. Будет время, с удовольствием поучаствую.
avatar
1. Не все процессоры имеют параллельный интерфейс для подключения камеры. Здесь по сути будет минимум компонентов (SPI-загр. флешка, параллельная шина для видеосенсора, SPI/I2C для компаса, Ethernet PHY, DDR3 и SD-карточка (для файловой системы)).
2. Предобработка изображения — по сути линейная фильтрация (наложение масок) — с чем ПЛИС с 240 DSP-блоками справится просто шикарно.
3. Хотел познакомиться с данным семейством, подтянуть познания в VHDL + Vivado.
avatar
ясно. Не понятно только зачем вам тут связка ПЛИС и процессора нужна. Я не силен в видео обработке, но на сколько я знаю, тут можно обойтись чисто процессором.
avatar
Аа, вот как они называются правильно. Спасибо!
avatar
на Digikey по 200$ за штуку (XC7Z020-2CLG400CES)… Возможно, получится через Avnet пару семплов получить — если нормально проект расписать.
avatar
Я вообще кристаллы в продаже нигде не вижу, откуда ты их собрался брать-то?
avatar
Мне кажется, Paralella — какое-то кидалово… Они обещали схематику в начале года выложить — уже апрель… Плюс за 99$ нереально её сделать (только если Xilinx кристаллы нахаляву выдавать будет).
avatar
Оптический парктроник/видеокамера…
за основу будет взята Zedboard (с максимально возможным соответствием разводки памяти, загрузочных флешек, внешних интерфейсов)… планируется прикрепить фотоприемную матрицу и набор датчиков (акселерометр, гироскоп, компас).
Наружу по Еthernet выдавать картинку окружающей обстановки.
avatar
Работаю с ПЛИС уже 3 года. Готов помочь по мере возможности.
Что за проект, опишите пожалуйста.
avatar
Овервью микросхемы можно почитать вот тут, там-же и ссылки на остальные части документации.

PN, соответственно, ZC7020.
avatar
Конечно пишите, будет очень интиресно!!! Работал с микроконтроллерами, и очень немного с ПЛИС на verilog. Очень интересный ваш кристалл. Подобное есть в Cypress psoc3 и Psoc5, можно писать свои модули на verilog. Но там и близко нет
85k программируемых ячеек


Какой PN микросхемы, и где можно найти datasheet?
avatar
Тема очень интересная, 2 ядра должно быть весьма занятно, как с точки зрения ОС, так и просто прогать
avatar
О, как-раз недавно в руках крутил zedboard. Штука крутая, но лично у меня нет под такое задач. На сколько я знаю, в среднем, задачи для такой штуковины сводятся к компьютерному зрению.

На кикстартере недавно пролетал суперкомпьютер на zinq, но тоже, для чего его применять — не особо понятно.

Как проект — штука классная и интересная, но неплохо было бы, если бы ты обрисовал, что на нем делать можно-то?
avatar
Спасибо заценную Информацию.
avatar
Теперь понятно, спасибо! Жду продолжения :)
avatar
Скорее, наоборот, предтопологический анализ подразумевает «идеальный» провод.
Его длина и импеданс настраиваются через Menu -> Setup Options окна Signal Integrity (т.е. для всех неразведенных проводников задается длина и импеданс). Ширина соответствует Preffered для Top.

Для разведенных проводников импеданс расчитывается по формуле (рис.3 статьи):

(87/SQRT(Er+1.41))*LN(5.98*TraceToPlaneDistance/(0.8*TraceWidth + TraceHeight)

Ширина соответствует Prefered Width в Design Rules для соответствующего слоя.
Толщина, расстояние до опорного слоя земли/питания и диэлектрическая проницаемость настраиваются в Layer Stack Manager.
Параметры входных/выходных буферов соответствуют модели в .ibis и не зависят от того — разведен ли проводник или нет.

Можете ради эксперимента изменить Preferred толщину проводников на Top Layer с 10 до 20 mil.
После чего, нажав Reanalyze design… в окне Signal Integrity увидим, что импеданс неразведенных линий изменился с 61,98 до 42,24 Ом.
avatar
Ага, то есть даже в предтопологическом анализе есть некий «неидеальный» провод. А где тогда задаются его параметры?
avatar
Абсолютно верно. Предтопологический анализ подразумевает соединение выводов некоторым «виртуальным» проводником, и моделирование производится при «стандартных» настройках толщины проводника, расстояния до опорного слоя земли и прочих параметров. Постопологический анализ подразумевает учет параметров проводника (длина, толщина, расстояние до опорного слоя земли) и влияние пассивных компонентов на пути соединяющего проводника (терминирующие последующие резисторы, фильтрующие конденсаторы, диоды и т.д.).