DDR3

[trunagol]

Добрый день, делаю первый в моей жизни Hi-speed проект, проц IMX6+DDR3 память.
Есть несколько вопросов, на которые к сожалению ответить некому, возможно здесь помогут
Про выравнивание дорожек и дифф пар до рекомендуемой по даташиту длинны мне понятно.
Есть некий референс дизайн, для просчета стоимости будущего изделия решил отослать в резонит и в китай.
Итог, китайцы не задавая вопросов просто сказали ок друг, 550$ сетап + 8$ за единицу изделия,
а вот резонит сказал:
1) Мы не можем сделать такой стекап из за того что таких толщин нет
2) ОНи вообще не знают что за материалы такие (VT-47, см вложение).... У них есть только FR4 И FR4 высокотемпературный

Поэтому очень ищу ответов на следующие вопросы:
1) Что вообще такое VT-47, что значат цифры вконце, Vt47 и FR4 - одно и тоже или нет?
2) Нужен ли контроль импеданса, как его делать, для дорожек DDR3? Ролики иностранцев по DDR3 на ютубе вообще не охватывают этот вопрос, там только выравнивают дорожки...
3) Как влияет толщина материалов и может ли вообще резонит делать платы такой сложности?
4) В одном из роликов видел как DDR3 дорожки из под процессора выводили шириной 0.1мм, а за процессором расширяли их до 0.2мм какой в этом смысл? Зачем так делают, почему не вести 0.1 до конца?

Заранее благодарен за помощь!

[super_bum]

Вроде бы VT-47 это высокотемпературный FR-4. Тут на второй странице есть таблица сравнения. То есть высокотемпературный FR-4 будет его аналогом.
Контроль импеданса нужен обязательно. Там где частоты уже от 1 до 2+ ГГц, без импедансов никуда. Плюс остальные ограничения в топологии - fly-by, длины/задержки, ограничения в свапе данных...
У резонита на сайте есть список требований к проекту, которые можно загнать в альтиум.
Хз зачем. Мб технологически так было лучше.

[super_bum]

Вот неплохой аппноут по разработке платы для ДДР3 http://www.fujitsu.com/us/Images/SPBG_G ... 2.0_AN.pdf

[TAN]

Не думаю, что с подобными вопросами стоит сразу браться за этот камень. Для начала надо изучить, что есть дыдыры 3 шина и какие требования к сигнальному уровню.

>В одном из роликов видел как DDR3 дорожки из под процессора выводили шириной 0.1мм, а за процессором расширяли их до 0.2мм какой в этом смысл? Зачем так делают, почему не вести 0.1 до конца?

Смею предположить, что в указанном ролике использовался процесс, в котором не сочетались между собой толщина препрега и размеры виасов под БГА. Вот и приходилось на коротком участке делать доржки уже чем надо, дабы под проц пролезть.

P.S. Шестерка, кстати, на 8и слоях разводится норм. Стек, приведенный на картинке, избыточен. Но процесс разводки ессно упростит.

[iEugene0x7CA]

Лично не работал над системами быстрее 200 МГц, но вот что могу отписать:

1. По импедансу могу сказать, что это самый верный способ сделать как надо, ибо высокочастотные токи текут именно по пути меньшего импеданса, а не по самому короткому пути.
Тем временем, просто выравнивание дорожек — такой себе читерский способ сравнять эти импедансы особо не заморачиваясь расчетами и измерениями.
Как уже написал super_bum — вариант более чем прокатываемый для систем до 1 ГГц.

2. Да, всегда стоит помнить, что расчеты должны проводиться не от пина к пину, а с учетом того, что ток течет и обратно по земле к микросхеме. Так же, для ногастых микросхем стоит учитывать наличие пути от ножек к кристаллу, и чем дальше ножка от центра микросхемы — тем дальше путь внутри микры, вплоть до лишнего сантиметра.

3. Ситуация очень зависит от частоты, на которой будет работать процессор.
У меня товарищ разрабатывал кажись под i.MX233, тактовая до 454 МГц... Короче, он там жестко налажал с выравниванием длин дорожек, а платки уже заказали.
Думали нифига не заработает, но как собрали и включили платку — все включилось и заработало.

4. Знаю немало случаев, когда разработчики умудрялись разодить Linux'овые компьютеры на 4-слойках вместо положенных 8-слоек(обычно количество рядов у BGA от края до центра соответствует количеству слоёв).
Это такой себе святой грааль всех кто разводить под разные I.MX, если получилось — 4-слойки крайне дешевле и их намного проще заказать.

5. Резонитом не пользовался, но товарищ тоже возмущется что многослойки в РФ заказать весьма напряжно.
У нас в Украине 32-слойки даже делают, завод Гальванотехника. Скорее всего нужно просто заказывать за бугром.

6. Контора, для которой что-то подобное разрабатывается должна учитывать, что нельзя посадить человека без опыта и чтобы он с первого раза сделал готовый компьютер на подобных частотах.
Я бы заранее предупредил босса, что возможно понадобится заказать не одну платку.

7. Можно найти готовую отладку под нужный камень и скоммуниздить от туда все параметры.
Вроде, не редко даже сами дизайн-файлы можно получить от системки, ибо их цель именно быть референсами.

[T1m]

http://hforsten.com/making-embedded-linux-computer.html - Всего 133МГц а у чувака уже какая-то лажа при запуске мемтеста начинается. Так что это еще тот геморой, особенно с частотами DDR3

Кстати, i.MX6 можно развести на 4-х слоях если использовать via-in-pad / свои кривые руки и напильник (разместив пады поверх переходных отверстий, а потом просто заткнув дырки кусками проволоки. Гемморой, но на "потыкать" сойдет)

[TAN]

На 4х, при том, что два из них будут опорными?

А питание к микре будем подводить?

[trunagol]

Спасибо за ответы, даже не ожидал столько получить их..
Буду переваривать полученную информацию, напугали меня - хотел топовый IMX6 Брать, теперь уже думаю сделать на imx6ULL, что-то вроде лайт версии ,бущего 4 ядерного компа, посмотреть что получится.. И заказать в резоните на 4х слойке...

[T1m]

TAN, ты знаешь же, что есть два способа что-то сделать - "по-нормальному" и "главное - что работает!"
Понимаешь же, про какой именно я говорю?

[trunagol]

http://hforsten.com/making-embedded-linux-computer.html - Всего 133МГц а у чувака уже какая-то лажа при запуске мемтеста начинается. Так что это еще тот геморой, особенно с частотами DDR3

Кстати, i.MX6 можно развести на 4-х слоях если использовать via-in-pad / свои кривые руки и напильник (разместив пады поверх переходных отверстий, а потом просто заткнув дырки кусками проволоки. Гемморой, но на "потыкать" сойдет)

Я так делал на крупных шарах у BGA, брака не было. Разве на IMX6 и DDR3 так сходу не получиться? Там же маска на обр. стороне закрывать отверстие будет.
А за ссылку спасибо, посмотрел..

[trunagol]

Лично не работал над системами быстрее 200 МГц, но вот что могу отписать:

1. По импедансу могу сказать, что это самый верный способ сделать как надо, ибо высокочастотные токи текут именно по пути меньшего импеданса, а не по самому короткому пути.
Тем временем, просто выравнивание дорожек — такой себе читерский способ сравнять эти импедансы особо не заморачиваясь расчетами и измерениями.
Как уже написал super_bum — вариант более чем прокатываемый для систем до 1 ГГц.

Значит я могу начать с LITE версии, сделать проект на NXP i.MX6ULL Cortex-A7 32-bit processor (CPU clock up to 900MHz) используя дороги 0.15, просто выравняв их по даташиту?
За одно попробую рассчитать импеданс на ней и посмотреть на данные получившиеся, не применяя их.
Я уже понял о чем речь, в многослойной плате, на больших частотах на разных слоях у дорог с одинаковой длинной - задержки будут разные из за разного импеданса, и какраз для целостности данных дороги нужно делать разной длинны послойно, чтобы нивелировать разницу, ну и можно использовать софт типа iCD Stackup Planner чтобы рассчитать.

2. Да, всегда стоит помнить, что расчеты должны проводиться не от пина к пину, а с учетом того, что ток течет и обратно по земле к микросхеме. Так же, для ногастых микросхем стоит учитывать наличие пути от ножек к кристаллу, и чем дальше ножка от центра микросхемы — тем дальше путь внутри микры, вплоть до лишнего сантиметра.

Про токи по земле - не совсем понимаю как это посчитать, но купил 2 книги, надеюсь что разберусь.

4. Знаю немало случаев, когда разработчики умудрялись разодить Linux'овые компьютеры на 4-слойках вместо положенных 8-слоек(обычно количество рядов у BGA от края до центра соответствует количеству слоёв).
Это такой себе святой грааль всех кто разводить под разные I.MX, если получилось — 4-слойки крайне дешевле и их намного проще заказать.

MX6ULL хочу какраз на 4 слоя попробовать и заказать в резоните. Навскидку скорее всего это зависит просто от количества мс памяти

6. Контора, для которой что-то подобное разрабатывается должна учитывать, что нельзя посадить человека без опыта и чтобы он с первого раза сделал готовый компьютер на подобных частотах.
Я бы заранее предупредил босса, что возможно понадобится заказать не одну платку.

Знают, оповещены))) Но ведь с чего-то нужно начинать, как человеку этому так и самой конторе.

7. Можно найти готовую отладку под нужный камень и скоммуниздить от туда все параметры.
Вроде, не редко даже сами дизайн-файлы можно получить от системки, ибо их цель именно быть референсами.

Хочется самому постичь, ибо после хочу взятся за плиски быстрые и знания нужны будут.

[TAN]

>высокочастотные токи текут именно по пути меньшего импеданса, а не по самому короткому пути.
>Тем временем, просто выравнивание дорожек — такой себе читерский способ сравнять эти импедансы особо не заморачиваясь расчетами и измерениями.

Это хорошая шутка. Ну да ладно.

[T1m]

Угу, тайминги с импедансами попутали

[iEugene0x7CA]

Разве на IMX6 и DDR3 так сходу не получиться? Там же маска на обр. стороне закрывать отверстие будет.

Получится.
Вообще, сама Altium выпускала несколкьо статеек по развенчанию PCB layout мифов — там и про квадратные дорожки, и про кислотные ловушки, и про вии на паде.
О последнем так и писали, мол если с обратной стороны падовии есть тентинг — ничего с обратной стороны не вытечет и все будет топчик.
В целом они очень хвалили юзание падовий где только можно, мол это и индуктивность снижает, и позволяет охлаждать компоненты, и т.д.

Откуда вообще пошел миф, мол не можно вию на паде — совсем давно не было технологии тентинга, и припой с вии вытекал с обратной стороны при автоматической сборке, порой коротя компоненты.
Еще есть вероятность, что при той же автосборке не пропаяется шар ибо у вии большая теплоёмкость чем у просто пада... Но тут дело уже такое — особенно если собирается не миллионным тиражом.
Да, IMX6 компьютеры на 4-слойках существуют прямо в качестве коммерческих продуктов.

MX6ULL хочу какраз на 4 слоя попробовать и заказать в резоните.

Я бы потихонтку пытался сползти с Резонита, если это такие проблемные товарищи.
Реально нету никаких плюшек от заказа PCB локально, у нас вон суперсовременный завод есть, даже прям в городе, но делать у них 2 недели против 5-ти дней в Китае, и стоимость почти в 2 раза дороже...
И еще оплачивать напряг, не знаю как сейчас, но раньше нужно было какие-то контракты заключать и оплачивать официальный инвойс в виде бумажки в банке.

Угу, тайминги с импедансами попутали

Ну сорри.

Хочется самому постичь, ибо после хочу взятся за плиски быстрые и знания нужны будут.

Я бы все таки нарыл что-то в качестве референса.
Советы советами, но я уже как отписал — имею только опыт общения с теми кто работал с ВЧ цифровухой, лично максимум CPLD'шки крутил и STM'ки.
T1m и TAN видимо касались этого дела, но только ржут а не помогают.
Лучше всего иметь реальную рабочую железку и смотреть по ней как там сделано.

[T1m]

Главная проблема с четырехслойной платой - полностью всё развести не выйдет.(если не ставить кастрированную версию i.MX6 ULL)
Надо тщательно думать, что надо на самом деле, а что - нет.
Если хочешь как можно больше развести - городи огород из чип-конденсоторов и чип-перемычек (я индуктивности использовал, чтоб и сглаживание дополнительное было) на обратной стороне платы.
Конкретно i.MX6 многого сказать не могу, у меня был интим не с ним.
По поводу импеданса - он зависит от габаритных размеров проводника, типа и толщины диэлектрика и окружения (шина vs отдельный экранированный провод). Программы для автоматизированного расчета есть, есть и формулы в книгах.

А, и вот, можешь глянуть - http://rhombus-tech.net/freescale/iMX6/news/

[TAN]

>если с обратной стороны падовии есть тентинг — ничего с обратной стороны не вытечет и все будет топчик

Это если у тебя там DPAK на вию напаян, будет топчик. А когда там шар бгашный - будет деформация оного из-за затекания и пропадание контакта сразу, либо в дальнейшем. И пофиг, что оно маской с другой стороны закрыто. Если, конечно, вия не залитая, но это дополнительные деньги. У меня гдет есть рентгенограмма 6го спартана, где конструктора просто с маской накосячили немного. Шары добро так повело при пайке.

>Еще есть вероятность, что при той же автосборке не пропаяется шар ибо у вии большая теплоёмкость

При чем тут теплоемкость? Пайка в печке, либо на столике, лампой сверху, ТЭНом снизу. Там все это будет прогрето как раз.

[trunagol]

Господа спасибо огромное, за кучу ответов... Вопросов по поводу разводки диф. пар, ипенданса и хайспида в целом больше нет, разобрался, узнал много нового...

Прошу пояснить 2 момента.... Делаю плату на IMX6ULL, и возникло 2 вопроса....:

1) У проца 16 бит адресная шина и 16 бит шина данных + всего лишь 2шт CS, допустим стоит одна микросхема памяти, (обычная, не Twin Die) почему в одном проекте в интернете биты данных подключены по порядку (1 к 1, 2 к 2 и т.д.), а в некоторых в разнобой? (см. фото) У меня возникла мысль прошу подтвердить или опровергнуть....
Мысль в том, что Порядок не имеет значения, ибо как перевернули биты данных так перевернутыми и запишем и прочитаем также, не потеряв целостность данных и собственно порядок следования бит задают исходя из удобства трассировки?

2) Во всех примерах, которые нарыл, где подключено несколько чипов, к каждому чипу ведут свои персональные биты данных, а адресные параллельно. У IMX6ULL всего 32 бита. Мне нужно подключить 2 чипа по 8 гигабит, чтобы получить 2 гигабайта ОЗУ.
Предполагаю, что это сделать можно, так как в документации видел что макс. обьем поддерживаемый 4 гигабайта. Максимальный обьем памяти чипа 1 гигабайт (8 гигабит) => можно как-то подключить даже не 2 а 4. Но как - я не понимаю пока

[Sergey]

При подключении DDR к процессору, DDR-данные внутри байта можно подключать как нравится, главное чтобы младший бит байта данных сидел на своем месте. Тоесть например имеем байт данных DDR[7..0]. Бит данных DDR[0] процессора соединяем с DDR[0] памяти. Остальные DDR[7..1] процессора соединяем с DDR[7..1] памяти так как выгодно по разводке. Аналогично поступать с остальными байтами DDR-данных

[trunagol]

При подключении DDR к процессору, DDR-данные внутри байта можно подключать как нравится, главное чтобы младший бит байта данных сидел на своем месте. Тоесть например имеем байт данных DDR[7..0]. Бит данных DDR[0] процессора соединяем с DDR[0] памяти. Остальные DDR[7..1] процессора соединяем с DDR[7..1] памяти так как выгодно по разводке. Аналогично поступать с остальными байтами DDR-данных

Спасибо за информацию... Мог нулевой не туда запустить
А по поводу подключения двух микросхем не подскажете случайно? Везде где этот проц стоит - я вижу только 1 чип памяти

[Sergey]

если у вас 2 чипа DDR, то шина адреса для обоих чипов общая. Данные D[15-0] подключаете к одному чипу, D[31-16] подключаете к другому чипу. CS, CLK, CAS, RAS, WE, CKE, Reset - общие для 2-чипов. Главное SDQ, DQM для каждого байта свои и должны идти на тот чип памяти куда идет байт.

[trunagol]

Господа, огромное спасибо... На IMX6ULL не подключить 2 чипа...
Прошу вас пояснить...

все дифф. пары делаем с соблюдением импеданса.
DQS делаем такой же длинны как и линии данных в составе которых он идет, но мне не понятно следующее:
1) Какой длинны должна быть диф. пара CLOCK? Максимально короткой?
2) Почему на картинке написано CLOCK-200mils? Все линии должны быть длиннее чем CLOCK на 200 mils (думаю нет)? или что это значит?

Если кому интересно:
Уложиться я в 4 слойку не смог, ведь под сигналы остается только 2 слоя, поэтому в данный момент у меня 6 слоёв. Разведено всё кроме дифф. пар, по ним жду ответа от местных ГУРУ. По поводу ViaPad'ов, резонит сказал что всё будет хорошо, не повлияет на качество (естественно если переходные 0.2/0.4).
Я решил согласовать все HiSpeed DDR3 дороги между собой, +/- 0.1мм