Global Clock в ПЛИС

[R2R]

Задам немного "детский" вопрос - насколько важно подключать тактовый сигнал к пинам GCLK? Раньше как-то обходил стороной этот вопрос, подключал клок к обычным пинам и никаких аномалий не наблюдал, потом где-то прочитал, что подключение к GCLK позволяет формировать цепь тактового синала с фиксированной и предсказуемой задержкой. Какой будет масштаб проблемы, к примеру, для EPM240 с 100 МГц клоком?

[TAN]

В сколько-нить быстром дизайне - критично. По частоте не вытянет. Простейший случай - DDR шина. Будут непредсказуемые задержки между данными и клоком - как следствие - рандомные отказы. Вообще, по поводу организации клока есть соответствующие документы на конкретное семейство ПЛИС и там сказано, как и куда можно, а куда - нет.

Как в альтере - хз. Я хилькой пользуюсь.

[iEugene0x7CA]

Так же, мне кажется в случае прохождения клока по логическим элементам конфигурация будет занимать несколько большее их количество.
Глобальный клок фактичсеки разведен сеткой по всему чипу, в то время как через LE ему придется пробираться змейкой к нужным элементам.

Я правда не специалист по тому как работают Altera'вские ПЛИС внутри, это только предположение.
P.S. А то я тебя TAN знаю, сейчас точно что-нибудь скажешь.

[TAN]

Самое смешное даже не в том, что будет занимать. А в том, что после изменений в проекте оно пересоберется с другими задержками. Была необходимость перекапывать чужой проект и там этот баг имел место. Пришлось отдельные места переделывать по части клоков.

UPD: Это касается именно клока, передаваемого через обычные связи, а не через дерево. В 6-м спартане, к примеру, система тактирования питается от вполне определенных ног, которые мультиплесируются нужным образом (документ UG382, Figure 1-3, 1-4).

Ну и главное свойство дерева потеряется - синхронность раздачи клока. Как результат - сильное недоиспользование плисины по скорости.