Констрейнты и прочие штуки, о которых все молчат

[AlexDark]

Решил я тут один проект на 4 циклоне сделать - с верилогом на том уровне, насколько он мне нужен, вышло все очень просто - написал за пару вечеров. Но - проект имеет 2 тактовых частоты (сихронных) от одного PLL, одна из частот близка к верхнему пределу чипа (400МГц), поэтому хотелось бы тайминг анализ сделать. Но для этого нужно законстрейтнить пути, а как это сделать - нигде толком не написано. Что-то я нагуглил, но нормальной временной симуляции не выходит, откуда-то берется непонятный слак в -1.5 и тп.
Может, кто расскажет, как и что нужно делать? Если надо - могу выложить проект или какие-то его части.

[iEugene0x7CA]

А что хоть за проект.
У меня опыта юзать FPGA на грани возможностей пока не было, как правильно делать наверное не подскажу.

Тут на форуме есть чувак TAN, в подобных штука разбирается намного круче — думаю сможет ответить.

[AlexDark]

Проект - анализатор детектора космолучей, я его делал на рассыпухе, потом понял, что проще верилог выучить, уже почти написал для 4 циклона.
В принципе, мне сказали, что для проекта такой сложности хватит и встроенного тайминг анализатора без констрейнтов, по нему дооптимизировал до F мах 420МГц, что при номинальной тактовой 400МГц должно хватить.

[BSVi]

Я учился писать констрентсы по ксайлинковскому документу: https://www.xilinx.com/support/document ... /ug612.pdf В челом, там ничего сложного не должон быть. Ну и у квартуса вполне приличный GUI для них есть, должно вроде, все легко быть.

[iEugene0x7CA]

Проект - анализатор детектора космолучей

Я кстати слышал про этот проектик.
Товарищ рассказывал, что какой-то чувак фотоумножитель опрашивает с кристаллом, и мол там нужны частоты такие что надо Stratix II юзать.
Я тогда прифигел, и разузнав подробней посоветовал Cyclone IV — мол может вытянуть.
А где у проекта основное место обитания?

[AlexDark]

У меня дома. Стратикс там совсем избыточен, там такта даже в 200 мг в принципе хватает