на Digikey по 200$ за штуку (XC7Z020-2CLG400CES)… Возможно, получится через Avnet пару семплов получить — если нормально проект расписать.

Мне кажется, Paralella — какое-то кидалово… Они обещали схематику в начале года выложить — уже апрель… Плюс за 99$ нереально её сделать (только если Xilinx кристаллы нахаляву выдавать будет).

Оптический парктроник/видеокамера…
за основу будет взята Zedboard (с максимально возможным соответствием разводки памяти, загрузочных флешек, внешних интерфейсов)… планируется прикрепить фотоприемную матрицу и набор датчиков (акселерометр, гироскоп, компас).
Наружу по Еthernet выдавать картинку окружающей обстановки.

Скорее, наоборот, предтопологический анализ подразумевает «идеальный» провод.
Его длина и импеданс настраиваются через Menu -> Setup Options окна Signal Integrity (т.е. для всех неразведенных проводников задается длина и импеданс). Ширина соответствует Preffered для Top.

Для разведенных проводников импеданс расчитывается по формуле (рис.3 статьи):

(87/SQRT(Er+1.41))*LN(5.98*TraceToPlaneDistance/(0.8*TraceWidth + TraceHeight)

Ширина соответствует Prefered Width в Design Rules для соответствующего слоя.
Толщина, расстояние до опорного слоя земли/питания и диэлектрическая проницаемость настраиваются в Layer Stack Manager.
Параметры входных/выходных буферов соответствуют модели в .ibis и не зависят от того — разведен ли проводник или нет.

Можете ради эксперимента изменить Preferred толщину проводников на Top Layer с 10 до 20 mil.
После чего, нажав Reanalyze design… в окне Signal Integrity увидим, что импеданс неразведенных линий изменился с 61,98 до 42,24 Ом.

Абсолютно верно. Предтопологический анализ подразумевает соединение выводов некоторым «виртуальным» проводником, и моделирование производится при «стандартных» настройках толщины проводника, расстояния до опорного слоя земли и прочих параметров. Постопологический анализ подразумевает учет параметров проводника (длина, толщина, расстояние до опорного слоя земли) и влияние пассивных компонентов на пути соединяющего проводника (терминирующие последующие резисторы, фильтрующие конденсаторы, диоды и т.д.).

Если интересно — могу запилить статью о экспорте из Altium в HyperLinx и основе моделирования целостности сигналов (для быстрых линий — сгодится).

Спасибо за урок. Очень полезно.

Не в обиду — какой-то онанизм.
Atten за 10000 рублей нормально бы всё запомнил.
А была бы STM-ка — можно было бы отлаживаться с привязкой к sys-tick'ам.