Планирую разрабатывать открытый проект на кристалле Zynq ZC7020.
Представляет собой кристалл с 2-ядерным Cortex A9 и 85k программируемых ячеек.
С ПЛИС до сих пор имел дело чисто теоретически. В разводке DSP есть некоторый опыт.
Кому-нибудь здесь был бы интересен такой проект?

Update #2 [17.03.13].


Желаемая схема. Будет дополняться.
Принципиальная схема будет формироваться в следующем порядке:
1. Память (загрузочная [Quad SPI]/оперативная [DDR3]/внешняя [micro-SD]);
2. Периферия (USB 2.0/Ethernet [10/100/1000]/CAN, ...)
3. Питание, отладка.
4. Внешние шины (параллельная сила для подключения камеры/высокочастотный внеш. разъем [аналог AMC])

Читать дальше

Вторая часть статьи о моделировании целостности сигнала.
В статье кратко описаны нюансы экспортирования файлов в Hyperlynx, их открытие и дан пример моделирования целостности некоторой сигнальной линии.


Читать дальше

Иногда возникает необходимость разработки радиоэлектронных изделий, в которых используются высокоскоростные интерфейсы (например, модули быстрой памяти (DDR2), микросхемы выработки сигналов физического уровня (USB 2.0, Ethernet), быстрые АЦП, микросхемы видео и т.д.).



Трассировка данных компонентов самих по себе обычно не представляет сложностей, подробно описана в соответствующих datasheet'ах и примерах отладочных плат. Однако, при разработке сложного устройств, сложного стека печатной платы и необычных конфигурациях соединения микросхем — оценка качества разводки без специализированных средств представляется мало возможной Вот здесь на помощь и приходят средства моделирования целостности сигналов.


Читать дальше