Плата на Zynq-Z020
Планирую разрабатывать открытый проект на кристалле Zynq ZC7020.
Представляет собой кристалл с 2-ядерным Cortex A9 и 85k программируемых ячеек.
С ПЛИС до сих пор имел дело чисто теоретически. В разводке DSP есть некоторый опыт.
Кому-нибудь здесь был бы интересен такой проект?
Update #2 [17.03.13].
Желаемая схема. Будет дополняться.
Принципиальная схема будет формироваться в следующем порядке:
1. Память (загрузочная [Quad SPI]/оперативная [DDR3]/внешняя [micro-SD]);
2. Периферия (USB 2.0/Ethernet [10/100/1000]/CAN, ...)
3. Питание, отладка.
4. Внешние шины (параллельная сила для подключения камеры/высокочастотный внеш. разъем [аналог AMC])
Update #1 [17.03.13].
Удалось отреверсить самое сложное — трассировку блока «SOC — 2 x DDR3».
В итогде можно подключить 512 МБ DDR3 (2 блока 128M x 16) либо 1 гигабайт (2 блока 128M x 16).
Всё разводится на 10 слоях с человеческими нормами 0.12/0.12 [проводник/зазор], 0.45/0.2 [переходное отверстие, сверловка].
Представляет собой кристалл с 2-ядерным Cortex A9 и 85k программируемых ячеек.
С ПЛИС до сих пор имел дело чисто теоретически. В разводке DSP есть некоторый опыт.
Кому-нибудь здесь был бы интересен такой проект?
Update #2 [17.03.13].
Желаемая схема. Будет дополняться.
Принципиальная схема будет формироваться в следующем порядке:
1. Память (загрузочная [Quad SPI]/оперативная [DDR3]/внешняя [micro-SD]);
2. Периферия (USB 2.0/Ethernet [10/100/1000]/CAN, ...)
3. Питание, отладка.
4. Внешние шины (параллельная сила для подключения камеры/высокочастотный внеш. разъем [аналог AMC])
Update #1 [17.03.13].
Удалось отреверсить самое сложное — трассировку блока «SOC — 2 x DDR3».
В итогде можно подключить 512 МБ DDR3 (2 блока 128M x 16) либо 1 гигабайт (2 блока 128M x 16).
Всё разводится на 10 слоях с человеческими нормами 0.12/0.12 [проводник/зазор], 0.45/0.2 [переходное отверстие, сверловка].
30 комментариев
На кикстартере недавно пролетал суперкомпьютер на zinq, но тоже, для чего его применять — не особо понятно.
Как проект — штука классная и интересная, но неплохо было бы, если бы ты обрисовал, что на нем делать можно-то?
Какой PN микросхемы, и где можно найти datasheet?
PN, соответственно, ZC7020.
Что за проект, опишите пожалуйста.
за основу будет взята Zedboard (с максимально возможным соответствием разводки памяти, загрузочных флешек, внешних интерфейсов)… планируется прикрепить фотоприемную матрицу и набор датчиков (акселерометр, гироскоп, компас).
Наружу по Еthernet выдавать картинку окружающей обстановки.
2. Предобработка изображения — по сути линейная фильтрация (наложение масок) — с чем ПЛИС с 240 DSP-блоками справится просто шикарно.
3. Хотел познакомиться с данным семейством, подтянуть познания в VHDL + Vivado.
Как я понимаю, это — не разработка для массового потребителя, а скорее, для себя? В любом случае, будет интересно почитать, я ничего подобного никогда не делал.
А младшие «Цинки» не особо сложны + сообщество их использующих бурно расширяется.
Если не мудрить, то можно сделать плату 6-8 слойной и небольшого размера.
Проект — да, для себя, но если всё получится — для любого коммерческого проекта будет плотная основа.
Можете считать, что это некоторая отладочная плата с входом видео, выходом видео и дополнительными входами/выходами.
А реализовать на ней можно многое.
Когда будут первые сведения с полей, создам блог проекта.
Плата сильно интегрирована с ZedBoard, поэтому, думаю. месяца за 2 можно будет проект до подготовки к производству накидать.
Какие габариты планируются? Это будет ближе к распберри или ближе к зеду?
Что за отладка будет? Хилька вроде как не раздает своих отладкок, или будет просто прошивалка без чипскопа и иже с ними?
Кстати, неплохо было бы сделать посадочное место под ардуиновкийе шилды/зедовские пмоды/продублировать разъем распберри. Чтобы можно было использовать готовые желеязки, которых наплодили бессмертное множество.
И да, я много раз видел этот делитель. Найти фигню за дорого можно в любой отрасли. Это не значит, что все шилды дороги и бесполезны.
У Zynq порты не 5V-tolerant (ардуино по-моему на меге с 5-вольтовыми уровнями) => максимум 3,3В.
На 8 слоев не уменьшается => 2 слоя питания, 6 сигнальных (для 96 bga) и 2 земли.
В любом случае, проект интересен.