Релейная ЭВМ версия 2. Релейная логика, АЛУ.

«Доктор, я опять занимался этим всю ночь..»

В далеком 2010 году я представил общественности небольшое 4-битное АЛУ и назвал его РЦВМ-1.
О ней можно почитать ВОТ ТУТ.

Еще тогда я загорелся желанием создать вторую версию этой адской машины. Время от времени я открывал DipTrace и рисовал. Но сегодня ночью я нарисовал слишком много и представляю текущее состояние своей работы на критику и рекомендации АЛУ новой машины. Делать эту машину я буду еще несколько лет :)

Куча релейной логики под катом.

Изначальная задача звучит следующим образом:
Разработать полноценную 8-разрядную ЭВМ на базе герконовых реле.
герконовые реле были выбраны ввиду своей компактности и быстроты работы — среднее время срабатывания реле — 1мс позволяет в теории получить тактовые частоты в десятки герц.

На данный момент, при проектировании используются следующие герконовые реле:

РЭС43 — 2 управляющие катушки, 2 пары замыкающих контактов;
РЭС55 — 1 управляющая катушка, 1 пара переключающих контактов;
РЭС64А(Б) — 1 управляющая катушка, 1 пара замыкающих контактов;
РЭС83 — 2 управляющих катушки, 4 пары замыкающих контактов.

около тысячи реле в коробках. АЛУ, как оказалось, съест половину.

Релейная логика

Первая задача — создать основные блоки РЦВМ. Есть несколько полезных книжек по этому поводу, мне пока хватает университетского курса по релейно-контакторным схемам.
Поехали:

2-AND

Этот вариант дает развязку левой части от правой и возможность запитать схемы от разных напряжений (так как релюхи с разными паспортами).

2-OR

Одно реле это не баг, это фича — РЭС43 имеет две полноценные катушки.

2-AND-NOT

А вот тут такая фича уже не прокатит — контакты на переключение.

2-OR-NOT

2-XOR

A XOR B понадобится для совершения математической операции в АЛУ

3-XOR

Но если честно, то в АЛУ нужен 3-входовый XOR, дабы добавить C флаг.
Выведем A XOR B, так как она пригодится где-то дальше.

NOT

без инвертора никуда.

Ключи

Для подключения тех или иных блоков и функций необходимы ключи:

Однобитовый ключ.
Так как он в общем случае копирует логику И — его часто можно встретить в дальнейших схемах для экономии одного реле.

Двухбитовый ключ на сдвоенном реле.

Четырехбитовый ключ.

Ключ-инвертор. необходим для отключения блоков.

Переключатель

Для выбора одного режима из двух необходим простой переключатель:

Теперь можно скомбинировать элементарную логику в более высокие уровни:

SR-триггер

RS триггер будет основой для регистров — РОН и промежуточного
Одно реле устанавливает бит, второе сбрасывает.

синхронный D-триггер

Задача этого триггера — по сигналу на синхроимпульсе сохранить данные. Для этого сигнал инвертируется (дабы правильно отрабатывать S и R сигналы) и через ключи подается на вход RS-триггера, решающего основную задачу.

1 bit ADD+C

Главный элемент АЛУ — сумматор с переносом. результат реализуется с помощью 3XOR,
перенос — когда как минимум два из трех входов — единины.

Система команд

Так как мне безумно нравится MSP430, я решил частично скопировать его систему команд по работе с арифметикой и логикой. Причем будем придерживаться логике нативых и эмулируемых команд — про последние не забудем на этапе создания компилятора:

1. ADD — dst = dst+src, не забудем отключить вход C;
2. ADDC — dst = dst+src+C;
3. SUB — dst = not.src + dst + 1, не забудем подать 1 вместо C на вход С нулевого бита
4. SUBC — dst = dst+scr+C;
5. XOR — dst = dst XOR src;
6. AND — dst &=src;
7. BIT — dst&src, управляет флагами, но не копирует результат. не забыть отключить сигнал STORE
8. BIC — dst &= ~src — инвертируем вход и делаем лог. умножение;
9. BIS — dst |=src;
10. RRA — MSB -> MSB… LSB ->C, арифметический сдвиг вправо;
11. RRC — C-> MSB… LSB ->C, циклический сдвиг вправо, не забыть, что читается старое значение С, а пишется новое
12. CMP — TST = A XOR B, C = A*B, описание ниже

АЛУ

Так как предполагаемый объем реле на 1 бит будет существенным, принято решение создать 1 битовую имплементацию АЛУ, которую блоками расположить на общей печатной плате. В теории, при Внезапном наличии нескольких тысяч реле железку можно будет расширить по 16 бит :)
Так как операции сдвига работают со всеми битами и там как раз подойдут 4-битовые ключи, они сделаны отдельно:

RRA

RRC

Выходы подключаются через блок 1бит АЛУ, так как в нем реализован промежуточный буфер.

блок 1 бит АЛУ

Назначение выводов:
Слева:

• C — перенос с предыдущего разряда или из регистра;
• 0bit=1 — устанавливается для 0 разряда для операции SUB;
• src — разряд регистра источника;
• dst — разряд регистра приемника;
• ADD — на TST результат сложения;
• ADDC — на TST результат сложения с переносом;
• SUB — на TST результат отрицания;
• SUBC — на TST результат отрицания с переносом;
• AND — на TST результат логического умножения;
• BIT — на TST результат логического умножения без записи в промежуточный регистр;
• BIS — на TST результат логического сложения;
• BIC — на TST результат сброса бита;
• XOR — на TST результат математического сложения;
• CMP — на TST результат проверки на Z без записи в регистр. Также проверяется C;
• STORE — попытка записи TST в буфер;
• LOAD — попытка выгрузки данных из буфера;

Справа:

• VCC — питание. предположительно 12В;
• rslt — прочтенные данные из буфера;
• TST — результат операции. По нему производятся оценка N(bit7=1),Z(bit0...bit7=0);
• С — флаг переноса. По нему определяются полуперенос-H(bit4=1), и переполнение (V=C8)

Полная схема:

Актуальная схема из моего облака ЗДЕСЬ.
По блокам:

ADD/SUB

сигналы src и dst поступают на общий вход. Если выбрана команда SUB, src инвертируется. Сигналы поступают на влок мат. сложения.
Сигнал переноса выбирается в зависимости от команды. Ключ будет активирован для команд ADDC, SUB и SUBC. Для команды SUB в случае первого бита вместо внешнего сигнала переноса подается лог. 1, что дает dst+not.src+1.
По любой из команд сдвоенный ключ выведет R на TST и С на С.
Линия A XOR B через однобитовый ключ по своей команде будет подана на TST

AND BIT BIS

Через блок И (вместо него использован ключ) сигнал подается на ключ результата.
Команды AND и BIT разделяются через блок ИЛИ, при этом сигнал BIT уходит на блок запрета STORE/LOAD
ИЛИ просто подается через ключ

BIC

сигнал dst умножается на инвертированный src и подается на ключ.

CMP

задача команда CMP — выдать Z при нуле, и C при переносе операции dst-src.
нуль при dst- src будет при AB=00, AB=11. как как TST проверяется на Z целиком, то просто выведем на него результат A XOR B. С будет при AB=11, выведем на него A AND B
не забудем отключить STORE/LOAD для буфера — за это отвечает двухбитовый ключ, который отключится при командах BIT и CMP.

Пока делал описание, несколько раз успел скорректировать схему. Публикую ее не для оценки целесообразности конструкции, а для конструктивной критики схемотехники.

Итого на схему 1 разряда АЛУ, без операции сдвигов 36 реле. Когда-нибудь аккуратно размещу из на одной плате и сделаю 8-разрядный модуль АЛУ на четыре сотни реле. неплохо, да :)