Да, при средней 20км/ч можно проехать за 45 минут. Кроме того, изовсех частей города будут сопроваждаемые колонны, где срядняя скорость не большая, можно в них размеряно и с удовольствем прокатиться.
У нас в городе велопробег 21-го и сборы в 8 утра. Мне до точки сбора пилить 22км и как итог вставать в 5 утра дабы успеть продрать глаза… так что у вас тут еще лайтовое время :)
К сожалению, я не смогу принять участие по причине проживания в другом городе и даже другой стране. Но не могу не прокомментировать это:
большинству только до Софиевской 15 км через городские препятствия. Основная трабла – время, к 10:30 большинство только раздирает глаза и готовит кофе, а дабы успеть – придется подорваться в 8:00 или даже ранее.
15 км за 2,5 часа на велосипеде? Серьёзно? Да я пешком быстрее дойду, без шуток. На велосипеде это расстояние без напряга можно проехать за 45-60 минут. А на электро вообще 30-35 минут, смотря как со светофорами повезёт. Цифры не голословные — у меня работа как раз в 15 км от дома. И я не супер подготовленный спортсмен — в этом сезоне всего 160 км на педалях проехал.
Что-то не многие отписываются. :)
Прикинул участие и связанные проблемы – можно опустить факт, что большинству только до Софиевской 15 км через городские препятствия. Основная трабла – время, к 10:30 большинство только раздирает глаза и готовит кофе, а дабы успеть – придется подорваться в 8:00 или даже ранее. Когда в последний раз так подорвался и поехал – залетел в яму через километр дороги и затормозил лицом об асфальт. :D
В общем, тусовка скорее рассчитана на вело-субкультуру, нежели на эмбеддеров.
Нужно как-нибудь организовать более традиционную сходочку, что-то у нас их давненько не было.
1. А. К. Поляков — Языки VHDL и VERILOG в проектировании цифровой аппаратуры — www.litres.ru/arkadiy-polyakov/yazyki-vhdl-i-verilog-v-proektirovanii-cifrovoy-apparatury/
2. Samir Palntikar — Verilog HDL (на английском)
3. Introduction to Verilog by Carleton University — краткий справочник по языку с примерами (на английском) www.cs.upc.edu/~jordicf/Teaching/secretsofhardware/VerilogIntroduction_Nyasulu.pdf
4. Стандарт языка IEEE Std 1364-2001 inst.eecs.berkeley.edu/~cs150/fa06/Labs/verilog-ieee.pdf
5. А по теории есть хорошая, но как-то малоизвестная книжка Уэйкерли Дж.Ф. — Проектирование цифровых устройств (в 2-х томах), но там описание на VHDL.
Честно говоря, до изучения FPGA не дошла. Хотя сегодня наткнулась на одну классную статью: habrahabr.ru/post/269009/ и на это www.altera.com/support/training/course/odsw1120.html. Но вообще, я изучаю реализации простых блоков типа дешифраторов пока что. Могу написать книги по Verilog, по которым учусь. По SystemVerilog тоже знаю только «Digital design and computer architecture ARM edition».
Изучение FPGA начал примерно 2 недели назад. VHDL не понравился, начал изучать Verilog c Icarus Verilog и GTKWave. Потом купил «Digital design and computer architecture ARM edition», а там SystemVerilog и пишуть что он сейчас в тренде и полная замена Verilog… Пока не решил на чем остановиться, что Вы посоветуете? Занимаюсь программированием микроконтроллеров, но FPGA мне очень интересно.
tqfp
...разрабатываем электронику вместе
15 км за 2,5 часа на велосипеде? Серьёзно? Да я пешком быстрее дойду, без шуток. На велосипеде это расстояние без напряга можно проехать за 45-60 минут. А на электро вообще 30-35 минут, смотря как со светофорами повезёт. Цифры не голословные — у меня работа как раз в 15 км от дома. И я не супер подготовленный спортсмен — в этом сезоне всего 160 км на педалях проехал.
bsvi, привози «Теслу», точно будет фурор!!!
Пока на выставке только 7 девайсов: {R0boCamp} EXPO: robocamp.com.ua/#R0boCampExpo
Но, все-равно, уже набралось пять человек, просто никто не горит желанием отписываться в комментариях.
Прикинул участие и связанные проблемы – можно опустить факт, что большинству только до Софиевской 15 км через городские препятствия. Основная трабла – время, к 10:30 большинство только раздирает глаза и готовит кофе, а дабы успеть – придется подорваться в 8:00 или даже ранее. Когда в последний раз так подорвался и поехал – залетел в яму через километр дороги и затормозил лицом об асфальт. :D
В общем, тусовка скорее рассчитана на вело-субкультуру, нежели на эмбеддеров.
Нужно как-нибудь организовать более традиционную сходочку, что-то у нас их давненько не было.
adc_val= read_adc(4);//read new adc value
adc=(8*adc)/10+(2*adc_val)/10; //Kalman filter
www.ece.umd.edu/class/enee359a/verilog_tutorial.pdf
P.S. Я бы добавил картинку в темку. :)
2. Samir Palntikar — Verilog HDL (на английском)
3. Introduction to Verilog by Carleton University — краткий справочник по языку с примерами (на английском) www.cs.upc.edu/~jordicf/Teaching/secretsofhardware/VerilogIntroduction_Nyasulu.pdf
4. Стандарт языка IEEE Std 1364-2001 inst.eecs.berkeley.edu/~cs150/fa06/Labs/verilog-ieee.pdf
5. А по теории есть хорошая, но как-то малоизвестная книжка Уэйкерли Дж.Ф. — Проектирование цифровых устройств (в 2-х томах), но там описание на VHDL.